h1_key

當前位置:首頁(yè) >新聞資訊 > 技術(shù)文章>思瑞浦>DAC芯片詳解
DAC芯片詳解
2023-01-07 12104次

  在電子系統中,數模轉換器芯片(DAC)的功能是將數字編碼轉換成一系列離散的階梯電壓或者電流,是模擬量輸出和控制的核心器件。雖然基本功能簡(jiǎn)單,但市場(chǎng)上的DAC芯片型號繁多,了解其具體參數和內部結構對于DAC芯片的選型、系統的優(yōu)化是很有必要的。通用型的DAC芯片大多用來(lái)輸出直流信號,精度較高(12~16bit),速度較低(<10MHz),一般稱(chēng)之為精密DAC。下面我們就結合DAC的指標,內部結構和應用需求,一點(diǎn)點(diǎn)揭開(kāi)精密DAC的真面目。

  一、 DAC的指標

  用戶(hù)選擇器件時(shí),可能最關(guān)心精度、速度等有限幾個(gè)性能。但這些籠統的性能并非簡(jiǎn)單的用DAC標稱(chēng)位數和更新速度就可以表示。我們必須把系統的需求“翻譯”成正確的DAC指標,才能做出合理的選型。

  DAC的“精度”,一般指DAC的靜態(tài)指標(噪聲歸在動(dòng)態(tài)指標中)。而“速度”則對應DAC的動(dòng)態(tài)指標。下面將分別介紹。


  1.1 DAC的靜態(tài)指標

  靜態(tài)指標均基于實(shí)際DAC與相同位數的理想DAC之間的輸出曲線(xiàn)的比較。

  首先我們來(lái)看DAC的輸出是不是足夠“直”,也就是線(xiàn)性度如何。DAC的線(xiàn)性度一般受芯片內部的半導體器件匹配度限制,比如電阻串的匹配,極限在10~12位左右,再高的話(huà)需要各種校準技術(shù)來(lái)處理。不同的DAC內部結構也對線(xiàn)性度有限制,R2R結構的DAC線(xiàn)性度極限能比R-string的更好(第二部分會(huì )涉及)。

  下面這兩張圖,表現出實(shí)際的三位DAC與理想的三位DAC輸出波形在線(xiàn)性度方面的差異(紅色為實(shí)際輸出曲線(xiàn)):



DAC芯片詳解


  DNL是微分線(xiàn)性度,指相鄰兩個(gè)輸出電平的差相對于理想值(1LSB)的偏差。datasheet中的DNL代表所有臺階中最大的偏差值。由上圖可以看到,如果出現DNL<-1LSB的現象,則DAC的輸出肯定是非單調的,也就是說(shuō)數字編碼增加1,輸出不增加反而會(huì )下降。這一點(diǎn)在很多閉環(huán)系統應用中是不能接受的,如果DAC出現非單調的情況,則控制環(huán)路無(wú)法收斂。這時(shí)一般會(huì )選擇DNL<±1LSB的器件。

  INL是積分線(xiàn)性度,指實(shí)際的輸出相對理想DAC的輸出之間的差異,所以也叫relativeaccuracy,用滿(mǎn)量程的百分比或者LSB來(lái)表示。理論上,某個(gè)編碼對應輸出的INL就是從第一個(gè)編碼到這個(gè)編碼所有的DNL的積分,也印證了“積分”這個(gè)名稱(chēng)的含義。Datasheet中的INL(或者relativeaccuracy)代表所有輸出值最大的INL。這個(gè)指標用來(lái)衡量DAC輸出的準確度如何,應用比較廣。特別是在開(kāi)環(huán)應用中,應當關(guān)注INL的指標。

  除了上面兩個(gè)線(xiàn)性度的參數,DAC的實(shí)際輸出曲線(xiàn)還存在其它幾種非理想特性,如下面兩圖所示:



DAC芯片詳解


  一個(gè)無(wú)限分辨率的理想DAC輸出特性應該是通過(guò)原點(diǎn)的一條直線(xiàn),y=x(這里我們把DAC增益相對理想值歸一化成1),但實(shí)際的DAC輸出特性,用靠近首尾兩端的兩點(diǎn)擬合一條直線(xiàn),特性一般是y=ax+b。其中,a代表DAC實(shí)際的輸出增益,即gain。其相對理想增益的偏差,即gainerror。b代表這條直線(xiàn)整體相對原點(diǎn)向上或者向下偏移的幅度,即offseterror

  但實(shí)際DAC在code為0附近,輸出電壓也很低時(shí),由于內部電路接近飽和(特別是帶輸出buffer的DAC),會(huì )出現一定的非線(xiàn)性。所以DAC會(huì )有一個(gè)額外的參數來(lái)標定code為0時(shí)輸出的偏差,叫zerocodeerror.

  另外gain,offset在不同溫度下也會(huì )產(chǎn)生變化,即gainshift,offseterrorshift。如果客戶(hù)對溫度特性很敏感,要特別關(guān)注這兩個(gè)指標。

  特別要提醒的是,由于上面這幾項因素的影響,我們不能直接用DAC輸出曲線(xiàn)來(lái)計算DNL或INL,而必須將gainerror,offseterror計算出來(lái)并補償掉之后,再去計算DNL和INL。如果客戶(hù)要驗證芯片指標,還必須注意數據手冊中每一項指標的測試條件。大部分情況下,INL/DNL基于兩點(diǎn)法擬合直線(xiàn)的基礎上來(lái)測量。具體是哪兩點(diǎn),一般在datasheet中都會(huì )注明。


  1.2 DAC的動(dòng)態(tài)指標

  下圖是一個(gè)典型的DAC輸出從0附近跳到滿(mǎn)擺幅的輸出波形:




  輸出從0到滿(mǎn)擺幅變化(或者特定的兩個(gè)差異較大的值)的總時(shí)間,稱(chēng)為settlingtime。輸出主要經(jīng)歷兩個(gè)階段,一是slewrate,二是linearsettling。slewrate反映了輸出大擺幅下的極限驅動(dòng)能力,一般決定了輸出10%~90%變化的時(shí)間,。而linearsettling則主要取決于輸出節點(diǎn)的RC常數或者輸出buffer的帶寬。Settlingtime是用戶(hù)考慮精密DAC速度的重點(diǎn)參數。




  如果用戶(hù)對DAC輸出變化要求平穩不能有毛刺的話(huà),則需要關(guān)注Glitch和Digitalfeedthrough兩個(gè)指標。

  Glitch主要與DAC核心部分的開(kāi)關(guān)有關(guān)。當內部開(kāi)關(guān)從一個(gè)點(diǎn)切換到另一個(gè)點(diǎn)時(shí),會(huì )受到寄生電荷以及開(kāi)關(guān)切換不能理想同步的影響,從而造成輸出跳動(dòng)。跳動(dòng)的幅度和時(shí)間都是我們關(guān)注的對象,所以Glitch用nV*S這個(gè)二者相乘的單位來(lái)表示其能量大小。從其產(chǎn)生原理可見(jiàn),glitch與具體切換的開(kāi)關(guān)位置有關(guān)。Code的高位MSB變化時(shí)一般會(huì )產(chǎn)生較大的glitch,所以datasheet中普遍定義majorcarry處的glitch。Glitch也和結構有關(guān),R-string的glitch一般比R2R結構的glitch小,原因在第二部分有解釋。

  Digitalfeedthrough則代表了模擬輸出與數字輸入的隔離程度。即使DAC沒(méi)有被選中進(jìn)行通信,總線(xiàn)上的數字IO信號或時(shí)鐘跳動(dòng)通過(guò)內部信號通路或者電源地的耦合也會(huì )造成DAC輸出的跳動(dòng),即為digitalfeedthrough。良好的設計可以保證這個(gè)值很小。

  另外,DAC輸出noisedensity也是關(guān)注的一部分。DAC的噪聲來(lái)源可以分幾部分:VREF(如果有內部基準源的話(huà),flicknoise+熱噪聲),內部電阻串(電阻熱噪聲),輸出buffer(flicknoise+熱噪聲)。用戶(hù)需要計算不同帶寬下輸出噪聲帶來(lái)的影響。系統設計時(shí)需要限制DAC輸出信號的帶寬來(lái)抑制不必要的噪聲。一般來(lái)說(shuō),不希望帶內噪聲限制DAC的輸出精度。


  二、 DAC的結構

  DAC的數據手冊中一般會(huì )注明內部是何種結構。下面我們會(huì )結合DAC的指標,討論下常見(jiàn)結構DAC的優(yōu)缺點(diǎn),可以幫助理解為何不同結構的DAC有不同的指標,在系統上應該注意哪些重點(diǎn)。


  2.1R-string結構

  它采用了一串相等的電阻(即R-string的字面含義),從而獲得與參考電壓成比例的值。典型結構如下圖。




  這種結構的優(yōu)點(diǎn)顯而易見(jiàn):

  1. 當電阻串輸出點(diǎn)從下邊的開(kāi)關(guān)切換到上邊的開(kāi)關(guān)時(shí),輸出電壓肯定是增加的。所以這種結構天然決定了其良好的單調特性(DNL不會(huì )小于-1),這對系統閉環(huán)應用是一個(gè)很大的好處。

  2. 一次code變化僅對應兩個(gè)開(kāi)關(guān)之間的切換,glitch很小,而且與code無(wú)關(guān)。所以這是一種低glitch結構。缺點(diǎn)是,消耗了大量的電阻和開(kāi)關(guān)器件,受限于半導體電阻器件的匹配度,很難做到高位數。由此可以延伸出分段等改進(jìn)的方式來(lái)減少電阻數量,但校準代價(jià)仍然較大,所以有效精度相對較低。

  另外,電阻串總值較大,輸出阻抗高,限制了其工作速度。并且電阻串輸出阻抗隨code在不停變化,需要buffer來(lái)提供穩定的輸出能力。所以在應用上需要注意輸出buffer的驅動(dòng)能力和穩定性,尤其是負載的電容大小。由于上面的特點(diǎn),這種結構現在被普遍用于12~16位,DNL<+-1LSB(保證單調性)但對INL要求不是非常高(INL大多在12~14位精度)的DAC中。


 2.2R-2R結構




  如圖所示,R-2RDAC只使用兩種阻值R和2R的電阻。這種結構的關(guān)鍵在于從任何一個(gè)2R電阻的右側往左看,等效阻抗都是R??梢钥吹?,




  原理上,N位DAC只需要2*N個(gè)電阻,因為電阻數量少,生產(chǎn)時(shí)可以校準到很高的線(xiàn)性度。

  這種結構一般是電壓輸出。而且其輸出阻抗恒定為R,這使得連接到輸出節點(diǎn)的放大器很容易穩定。在使用外部高速buffer時(shí),這種DAC可以達到更高的速度。當然,也有些R-2RDAC自帶輸出buffer,這種情況下,速度主要由內部的buffer來(lái)決定。

  但另一方面,圖中的開(kāi)關(guān)必須在寬電壓范圍(VREF至地)內工作,這給設計和制造都帶來(lái)難題。在不同code切換時(shí),高低位的多個(gè)開(kāi)關(guān)會(huì )經(jīng)歷同時(shí)導通或者關(guān)斷的狀態(tài),加上開(kāi)關(guān)寄生電荷的影響,輸出會(huì )出現較大的glitch。

  要特別注意的時(shí),基準電壓VREF端的輸入阻抗會(huì )隨著(zhù)代碼而大幅改變。因此使用這種DAC時(shí),基準電壓輸入必須有較強的驅動(dòng)能力,有時(shí)需要增加buffer,如果芯片內部沒(méi)有基準電壓buffer的話(huà)。


  2.3MDAC結構



  上圖即為MDAC(乘法DAC)。這種DAC其實(shí)是一種電流型的R-2RDAC。其與電壓型R-2RDAC的區別在于,VREF連到電阻串的末端,開(kāi)關(guān)則直接連到輸出虛地點(diǎn)。每一級電阻支路均將前級流入的電流減半,所以最終輸出的總電流為




  從傳遞特性上看,所有的DAC嚴格意義上說(shuō)都是乘法DAC,但MDAC這種結構,基準電壓由于不連接內部開(kāi)關(guān),所以可以在很寬的范圍內變化,甚至是雙極性、交流電壓或者比電源高很多的電壓。所以“乘法”DAC特指有這種特性的DAC。MDAC通過(guò)內部反饋電阻和外接運放,可實(shí)現與Vref成比例的電壓輸出。由于電阻網(wǎng)絡(luò )的開(kāi)關(guān)始終處于虛地低電位,因此對開(kāi)關(guān)的設計要求較低。另外,切換開(kāi)關(guān)時(shí)可以通過(guò)先導通再關(guān)斷的方式,將其引入的glitch降到最低。另外,與R2RDAC相反,MDAC輸出阻抗隨code而變化,這對外部運放的環(huán)路穩定性有一定的要求。


  2.4不同結構的DAC比較



DAC芯片詳解


  三、 3PEAKDAC介紹

  3PEAK推出了12~16bit,1~8通道的一系列精密DAC產(chǎn)品。內部結構則為上面所述R-string結構,內置輸出buffer。具有最高16位的單調性(DNL<+-1LSB),12位的相對精度。采用工業(yè)級制造工藝和封裝,工作溫度達-40°~125°。適合在PLC/DCS、伺服控制、模擬量輸出、4~20mA變送等領(lǐng)域使用。3PEAKDAC產(chǎn)品經(jīng)過(guò)在工業(yè)級領(lǐng)域的數年量產(chǎn),性能和可靠性已經(jīng)得到充分證明,是代替傳統PWM方式或者價(jià)格昂貴的DAC產(chǎn)品的高性?xún)r(jià)比選擇。


  3.13PEAKDAC功能框圖:



 3.23PEAKDAC產(chǎn)品系列




  3.33PEAKDAC產(chǎn)品性能列表:




 四、DAC應用實(shí)例

  在工業(yè)領(lǐng)域,4~20mA是最常見(jiàn)的模擬信號傳輸方式之一,可靠性高,抗干擾能力強,傳輸距離遠。在下面這個(gè)傳感器變送器的應用實(shí)例中,采用分立的3PEAK的運放和DAC芯片,來(lái)放大傳感器信號,并轉化成4~20mA輸出。(綠色為3PEAK可提供的器件種類(lèi))




  簡(jiǎn)單計算可知:



  由(1),(2),(3)可得環(huán)路輸出電流:




  如果用傳統低成本的PWM方式得到高分辨率的模擬輸出信號,必然要求MCU的主頻很高,而且長(cháng)時(shí)間的濾波導致系統響應速度慢。由于電源的紋波很大,有時(shí)需要采用VREF開(kāi)關(guān)方波來(lái)代替電源方波的方式來(lái)提升精度,設計更加復雜,外圍器件成本高。使用合適的外置DAC,在成本增加很少的情況下,可獲得性能上的明顯提升,并顯著(zhù)降低系統設計難度。有些MCU也會(huì )內置DAC,但其DAC一般精度有限,且增加了MCU成本。使用外置DAC可以降低對MCU的功能要求,選擇更加靈活,而且可以達到更高的精度,免去在速度和精度上的困難折衷,方便更優(yōu)化的系統設計。

  • 思瑞浦高效智電表產(chǎn)品
  • 思瑞浦(3PEAK)提供針對電表的應用,以RS-485通信接口為核心,提供了一站式模擬解決方案。產(chǎn)品涵蓋RS-485、 RS-232、CAN收發(fā)器、數字隔離器、電源管理、模擬開(kāi)關(guān)、運算放大器、比較器、復位和看門(mén)狗、以及電壓基準等。能夠滿(mǎn)足電表應用中的通信、隔離、供電、信號調理、GPIO擴展、多路信號切換、系統監控等功能要求。
    2023-04-28 466次
  • 降壓型開(kāi)關(guān)電源詳解
  • 因此必須靠降壓型開(kāi)關(guān)電源來(lái)提供較低的供電電源。開(kāi)關(guān)電源技術(shù)問(wèn)世之前,線(xiàn)性電源作為各類(lèi)電子產(chǎn)品的主要電源,能夠實(shí)現直流高電壓向直流低電壓的單向變換,適用于低壓差的電壓轉換和低負載電流的應用。
    2023-01-07 740次
  • DAC芯片詳解
  • 數模轉換器芯片(DAC)的功能是將數字編碼轉換成一系列離散的階梯電壓或者電流,是模擬量輸出和控制的核心器件。雖然基本功能簡(jiǎn)單,但市場(chǎng)上的DAC芯片型號繁多,了解其具體參數和內部結構對于DAC芯片的選型、系統的優(yōu)化是很有必要的。
    2023-01-07 12105次
  • 思瑞浦編碼器整體外圍應用方案
  • 編碼器是一種將旋轉位移轉換成一串數字脈沖信號的旋轉式傳感器,這些脈沖信號能用來(lái)控制角位移,主要應用領(lǐng)域:機床、材料加工、電動(dòng)機反饋系統以及測量和控制設備。
    2023-01-05 521次

    萬(wàn)聯(lián)芯微信公眾號

    元器件現貨+BOM配單+PCBA制造平臺
    關(guān)注公眾號,優(yōu)惠活動(dòng)早知道!
    10s
    溫馨提示:
    訂單商品問(wèn)題請移至我的售后服務(wù)提交售后申請,其他需投訴問(wèn)題可移至我的投訴提交,我們將在第一時(shí)間給您答復
    返回頂部